erstellt 25.10.2014
Frequenzteiler
Frequenzteiler mit CMOS 4040
Zuerst wird mit wenigen Bauteile  ein Frequenznormal aufgebaut , also ein Frequenzgenerator mit nur einer festen Frequenz die durch den benutzten
Quarz festgelegt wird.
In dem unten aufgeführten Beispiel wurden von mir Quarze von 3 bis 20 MHz getestet.


Dann wird mit dem CMOS  IC 4040 der so gewonnene Takt herunter geteilt.
Der CMOS Baustein 4040 hat intern 12 Teilerstufen, die jeweils den Takt durch den Faktor 2 teilen.
Gebe  ich also am Eingang ( Pin10 ) ein Taktsignal ein wird dieser Takt durch 2 geteilt und dann an Pin 9 ausgegeben, dieser Takt wird dann ein weiteres mal durch den Faktor 2 geteilt
und dann an Ausgang 7 ausgegeben dann wieder durch 2 geteilt und an Pin 6 ausgegeben usw.....
Insgesamt ist man in der Lage mit nur einem IC den am Eingang vorhandenen Takt um den Faktor 2048 zu teilen.


Pin
Funktion
1
Signalausgang teilt durch 2048
2
Signalausgang teilt durch 64
3
Signalausgang teilt durch 32
4
Signalausgang teilt durch 128
5
Signalausgang teilt durch 16
6
Signalausgang teilt durch 8
7
Signalausgang teilt durch 4
8
Masse
9
Signalausgang teilt durch 2
10
Signaleingang
11
Reset
12
Signalausgang teilt durch 512
13
Signalausgang teilt durch 256
14
Signalausgang teilt durch 512
15
Signalausgang teilt durch 1024
16
Positive Betriebsspannung

Betriebsspannung
min. Taktfrequenz am Eingang Pin 10
max. Taktfrequenz am Eingang Pin 10
5 V
3,5 MHz
7 MHz
10 V
8 MHz
16 Mhz
15 V
12 MHz
24 Mhz

CMOS IC's haben gegenüber der TTL IC's ( 74xx) einen erheblichen Nachteil
und zwar sind sie in ihrem Schaltverhalten sehr viel langsamer.
In der Tabelle links sehen wir die Maximal Frequenz die vom Hersteller angegeben
wird, und erkennen das diese Maximalfrequenz von der Höhe der Betriebsspannung
abhängig ist.


Datenblatt zum 4040
Bei einem Quarz von 8 Mhz ergeben sich dann folgende Werte:
Quarz 8 Mhz
Pin

9
4 MHz
7
2 MHz
6
1 MHz
5
500 KHz
3
250 KHz
2
125 KHz
4
62,5 KHz
13
31,25 KHz
12
15,625 KHz
14
7812,5 KHz
15
3906,25 KHz
1
1953 KHz



Schaltplan zum runter laden im Splan Format hier:
Und hier der passende Betrachter
Elektro Smog Takt
Eine weitere Möglichkeit einen Takt zu erzeugen und herunter zu teilen besteht in folgender Schaltung:

Datenblatt zum 4093


Der Takt wird einfach mittels einer kleinen Drahtantenne aus unserem fast überall vorhandenen Elektrosmog erzeugt. Dieser Elektrosmog besteht fast überall aus einer 50 Hz Wechselspannung.
Im ersten Gatter ( Pin 2) des Schmitt Trigger Baustein 4093 wird der Elektrosmog aufgefangen und als Rechtecksignal von 50 HZ am Ausgang  ( Pin 3) ausgegeben, damit das Signal aber bei 
Belastung nicht sofort zusammenbricht, wird dieses Signal zur Entkopplung einen zweiten Baustein zugeführt ( Pin5 und Pin6) das endgültige Signal wird an Pin 4 ausgegeben.
Das Signal wird dann dem Baustein 4040 ( Pin 10) zugeführt, und wie oben bereits beschrieben durch den Faktor 2 geteilt.
Pin 11 am Baustein 4040 ist ein Reset Eingang , damit kann der Baustein gelöscht werden, wenn er nicht benötigt wird legt man ihn einfach auf Minus.
Weil CMOS Bausteine keine hohen Belastungen am Ausgang vertragen wird das Ausgangssignal einem Transistor zugeführt der einen Strom bis maximal 200 mA verträgt.
Bei der hier vorgestellten Schaltung ergibt sich eine Blinkfrequenz der Led von 1,56 Hz:
Die Frequenz ändert sich auch nicht in Abhängigkeit der Betriebsspannung, ob beispielsweise 5, 9 , 13 oder 16 Volt die Frequenz bleibt gleich.
Die Stromaufnahme ohne Led beträgt bei 5 Volt maximal 3 mA, und mit Led je nach Led und Widerstand R1 ungefähr 5 mA im Mittel.
Schaltplan laden hier:
Copyright by Ms 2009


Aktualsisiert 17.07.2018